ASIC FPGA VHDL jobs

Filtro

Minhas pesquisas recentes
Filtrar por:
Orçamento
para
para
para
Habilidades
Idiomas
    Estado do Trabalho
    3,350 ASIC FPGA VHDL trabalhos encontrados, preços em USD

    Implementar um jogo em verilog ou vhdl em vga

    $140 (Avg Bid)
    $140 Média
    6 ofertas

    Jogo VGA em Verilog para FPGA

    $154 (Avg Bid)
    $154 Média
    3 ofertas
    VHDL/verilog Encerrado left

    Segue trabalho em anexo

    $147 (Avg Bid)
    $147 Média
    10 ofertas
    Verilog e FPGA Encerrado left

    Implementar um JOGO mais simples possível com apenas os leds na linguagem verilog ou vhdl... Pode ser o jogo de decorar as cores dos leds que piscam, ou campo minado com leds, qualquer jogo simples (sem gráficos VGA.. projeto super simples na linguagem verilog).

    $26 (Avg Bid)
    $26 Média
    3 ofertas

    Olá Pedro, Você trabalho com FPGA (Zedboard) Xilinx? Preciso de um programa capaz de exibir a camera do Kinect em uma placa Zedboard.

    $100 (Avg Bid)
    $100 Média
    1 ofertas

    Preciso fazer um hardware com FPGA Altera ou Spartan da Xilinix programado em VHDL. Ele precisa receber e enviar pacotes UDP de um computador através da porta Ethernet. Eu já tenho o software que faz o envio dos pacotes UDP, hoje eu uso um hardware com FPGA Spartan III, pronto comprado da China. O hardware e o software que roda no computador são

    $2065 (Avg Bid)
    $2065 Média
    2 ofertas

    ...para formar uma palavra de 32 bits. Os sinais de controle m1, m2, m3, wPC, wMem, wRI devem ser associados às chaves de entrada. Um arquivo comprimido com todos os módulos VHDL do MIPS multiciclo é disponibilizado no Moodle. O código MIPS a ser carregado na memória está contido no arquivo mem.mif. Para exibição dos dados nos ...

    $96 (Avg Bid)
    $96 Média
    3 ofertas

    Preciso de código em VHDL e respectivos ficheiros de testbench para um relógio digital. No LCD deve de aparecer: Linha 1: HH:MM:SS Linha 2: Relógio PNL Horas (HH) de 00 a 23 Com possibilidade de acerto Placa com frequência de relógio de 50Mhz Placa onde irá funcionar Xilinx/ Diligent Sparten-3E Preciso do có...

    $309 (Avg Bid)
    $309 Média
    1 ofertas

    implement Hough transform algorithm with FPGA with verilog in ISE input = 8*8 binary image

    $101 (Avg Bid)
    $101 Média
    2 ofertas

    ...consulting and code-writing for my FPGA board: [login to view URL] I have 6 PDM mics I got from Adafruit: [login to view URL] I want to do synchronized-recording of the audio from the mics into FPGA-board, and stream this recording to

    $22 / hr (Avg Bid)
    $22 / hr Média
    7 ofertas
    fpga develop 4 dias left

    program with fpga to control TCP data and flow.

    $1095 (Avg Bid)
    $1095 Média
    18 ofertas
    PRESENT-80 4 dias left

    Hi there! I'm based in Ahmedabad, India. This project is related to lightweight cipher, cryptography. I have attached a pdf containing information relevant to this project w...design so that I can perform power analysis on it. Need the code properly working in two days. I looking for a Clock based implementation on existing design Language used : VHDL

    $55 (Avg Bid)
    $55 Média
    6 ofertas

    Hi there! I'm based in Hyderabad, India. This project is related to cryptography. I have attached a pdf containing information relevant to this project which can be found...clock based design so that I can perform power analysis on it. Need the code properly working in two days. Note: Clock based implementation on existing design Language used : VHDL

    $30 (Avg Bid)
    $30 Média
    2 ofertas
    programing fpga 3 dias left

    programing fpga for mining ethereum

    $8470 (Avg Bid)
    $8470 Média
    20 ofertas

    In this project I need to optimize the code for Groestl miner VCU 1525 to smaller FPGA (Artix-7 XC7A200T). Groestl will be slightly modified and this modification will need to be reflected here. The optimal target speed is 50-70 MHs. (code [login to view URL]) You'll need to adjust the mining program for control and run on

    $248 (Avg Bid)
    $248 Média
    6 ofertas

    ...间开采出来的区块数量而进行调整,将出块时间维持在10分钟左右,以保证系统的平衡。而矿工想要争取到区块链的记账权,获得相应奖励,就需要不断提高自己的算力,也就是计算出正确哈希值的速度,这将消耗大量电力。 最初,每个用户都可以通过运行原始的比特币客户端,来使用CPU进行挖矿。然而,随着挖矿算力不断提升,CPU挖矿的时代已经成为过去式,随之而来的是ASIC矿机挖矿和大规模集群挖矿的时代。 当然,除了POW挖矿之外,以POS为共识机制的数字资产也同样需要挖矿。只是在 PoS机制中,增加货币供应的过程分为两个部分,交易所开发Q周顾问3II2325834一部分是根据用户持有货币的数量和时间派发利息;另一部分才是类似于POW的挖矿过程,它基于交易输入和其他一些固定数据计算哈希值,挖矿难度与交易输入的“币龄”成反比。

    $51111 (Avg Bid)
    $51111 Média
    5 ofertas

    ...debugging on ILA/JTAG Preferred Qualifications: - Familiar with AXI interface - Familiar with wireless communication system VLNComm has several current working FPGA projects and one incomplete FPGA project in development on the topic of visible light communication (VLC) system. The projects include two nodes: user and access point (AP). Both parts include

    $4436 (Avg Bid)
    $4436 Média
    27 ofertas
    Trophy icon Political cartoon 5 dias left

    ...fins of the sharks are the words: ASIC, Proxy Advisors, Competitors. Only one of each, per fin. The image should portray how difficult it is for the tightrope walker. He/she has competing, aggressive forces pushing him in opposite directions as he battles to stay on the rope. If he falls, he burns. In addition, the ASIC, proxy advisors and competitors

    $72 (Avg Bid)
    Garantido
    $72
    15 inscrições
    H.264/H.265 decoder Encerrado left

    The project is to design a video decoder for H.264/265 in ASIC design Performance requirement 1080p30 x 8 channels

    $4684 (Avg Bid)
    $4684 Média
    12 ofertas

    Науково-дослідний проект в галузі неруйнівного контролю. ____________________________________________________________ Scientific research project in the field of non-destructive testing.

    $390 (Avg Bid)
    $390 Média
    3 ofertas