Part time freelance vhdl verilog jobs

Filtro

Minhas pesquisas recentes
Filtrar por:
Orçamento
para
para
para
Habilidades
Idiomas
    Estado do Trabalho
    2,720 part time freelance vhdl verilog trabalhos encontrados, preços em USD

    Implementar um jogo em verilog ou vhdl em vga

    $140 (Avg Bid)
    $140 M\u00e9dia
    6 ofertas

    Jogo VGA em Verilog para FPGA

    $154 (Avg Bid)
    $154 M\u00e9dia
    3 ofertas
    VHDL/verilog Encerrado left

    Segue trabalho em anexo

    $147 (Avg Bid)
    $147 M\u00e9dia
    10 ofertas
    Verilog e FPGA Encerrado left

    Implementar um JOGO mais simples possível com apenas os leds na linguagem verilog ou vhdl... Pode ser o jogo de decorar as cores dos leds que piscam, ou campo minado com leds, qualquer jogo simples (sem gráficos VGA.. projeto super simples na linguagem verilog).

    $26 (Avg Bid)
    $26 M\u00e9dia
    3 ofertas

    Preciso de um projeto em Verilog que gerencie o consumo de água de uma residencia.

    $434 (Avg Bid)
    $434 M\u00e9dia
    2 ofertas
    Veriog Tomasulo Encerrado left

    Neste projeto você irá utilizar Verilog para implementar o algoritmo Tomasulo de despacho simples como descrito no livro texto (Seções 3.4 e 3.5). Descrição No algoritmo Tomasulo a execução das instruções é dividida em 3 estágios: despacho, execução e write back. Esses três está...

    $472 (Avg Bid)
    $472 M\u00e9dia
    3 ofertas

    Preciso fazer um hardware com FPGA Altera ou Spartan da Xilinix programado em VHDL. Ele precisa receber e enviar pacotes UDP de um computador através da porta Ethernet. Eu já tenho o software que faz o envio dos pacotes UDP, hoje eu uso um hardware com FPGA Spartan III, pronto comprado da China. O hardware e o software que roda no computador são

    $2065 (Avg Bid)
    $2065 M\u00e9dia
    2 ofertas

    ...para formar uma palavra de 32 bits. Os sinais de controle m1, m2, m3, wPC, wMem, wRI devem ser associados às chaves de entrada. Um arquivo comprimido com todos os módulos VHDL do MIPS multiciclo é disponibilizado no Moodle. O código MIPS a ser carregado na memória está contido no arquivo mem.mif. Para exibição dos dados nos ...

    $96 (Avg Bid)
    $96 M\u00e9dia
    3 ofertas

    Preciso de código em VHDL e respectivos ficheiros de testbench para um relógio digital. No LCD deve de aparecer: Linha 1: HH:MM:SS Linha 2: Relógio PNL Horas (HH) de 00 a 23 Com possibilidade de acerto Placa com frequência de relógio de 50Mhz Placa onde irá funcionar Xilinx/ Diligent Sparten-3E Preciso do có...

    $309 (Avg Bid)
    $309 M\u00e9dia
    1 ofertas
    FPGA TCPIP implementation 5 dias left
    VERIFICADO

    FPGA TCPIP implementation using Verilog

    $21 / hr (Avg Bid)
    $21 / hr M\u00e9dia
    10 ofertas

    Verilog digital logic deisgn simple work

    $23 (Avg Bid)
    $23 M\u00e9dia
    18 ofertas

    I have Altera Verilog source code. This is crosspoing from Altera. Add a special feature (essential) to enable any one input (DI) to connect simultaneously to ALLoutputs (DO). Likely part would be EPM570T100I5. You can get source code follow link. [login to view URL]

    $46 (Avg Bid)
    $46 M\u00e9dia
    16 ofertas
    i neeb vhdl project Encerrado left

    i need vhdl project for fpga bord i need skeleton and can move

    $24 (Avg Bid)
    $24 M\u00e9dia
    14 ofertas

    I have a simple Verilog project. This is very simple. I attached a Logic diagram. Please reference this. Thanks for advance.

    $23 (Avg Bid)
    $23 M\u00e9dia
    22 ofertas

    Need help developing a face detection system with the DE2-115 board and OV7670. I already developed the code for the face detection but in MatLab.

    $220 (Avg Bid)
    $220 M\u00e9dia
    14 ofertas

    I want to Verilog programmer. This job i This is very simple. I attached image for logic. You can write code on QuartusII. and then the code must be compiled. Please check image and place bid. Thanks.

    $22 (Avg Bid)
    $22 M\u00e9dia
    17 ofertas

    i want to realize the transfer function on fpga so any one with knowledge of vhdl and quartus tool can bid Thank you

    $37 (Avg Bid)
    $37 M\u00e9dia
    6 ofertas
    vhdl project Encerrado left

    I need you to implement a vcdl design project

    $72 (Avg Bid)
    $72 M\u00e9dia
    16 ofertas

    Verilog and Quartus based programming. The project requires a working alarm clock with certain specifications to be met when certain switches are activated.

    $21 / hr (Avg Bid)
    $21 / hr M\u00e9dia
    20 ofertas