Recursive karatsuba multiplier (16bit)

Concluído Postado há 6 anos Pago na entrega

₹1500-12500 INR

Pago na entrega

Concluído Pago na entrega

I need a verilog code for recursive karatsuba multiplier for 16bit signed integers.

Design Digital Verilog / VHDL

ID do Projeto: #16210126

Sobre o projeto

5 propostas Projeto remoto Ativo em há 6 anos

Afim de ganhar algum dinheiro?

Benefícios de ofertar no Freelancer

Defina seu orçamento e prazo
Receba pelo seu trabalho
Descreva sua proposta
Cadastre-se e oferte em trabalhos gratuitamente

Concedido a:

Imagem de Perfil de mastor31
mastor31

Hi, I am good in VHDL and Verilog. I implemented ip core of floating multiplication, FIR filter in HDL. I am extensive experience in ISE, Vivado of Xilinx and Quartus of Altera. Please elaborate your requirement to p Mais

₹4000 INR em 3 dias
(17 Comentários)
5.0

5 freelancers estão ofertando em média ₹12466 nesse trabalho

Imagem de Perfil de ahmedmohamed85
ahmedmohamed85

A proposal has not yet been provided

₹13888 INR em 1 dia
(482 Comentários)
8.1
Imagem de Perfil de SANGITAR
SANGITAR

I have proficiency with VHDL and Verilog. I am good with Xilinx and Altera FPGA. Are you referring any IEEE paper

₹16666 INR in 30 dias
(3 Comentários)
4.1
Imagem de Perfil de yemelitc
yemelitc

Hello, This is a rather tricky project, so I raised the reward. Any particular reason for that algorithm on just a 16bit signed integer? But anyway as a Verilog HDL programmer and one who knows the algorithm, I can Mais

₹20000 INR in 2 dias
(2 Comentários)
2.0
Criar Projeto Similar